сю систему. Для предотвращения таких нарушений 80386 выдает особую ситуацию, когда задача, работающая в виртуальном режиме 86, пытается исполнять команду ввода/вывода или команду, относящуюся к прерываниям. Запрещение исполнения таких команд защищает остальную часть системы от задач, работающих в виртуальном режиме 86, но не удовлетворяет потребности задач виртуального режима 86 в исполнении команд. Решение заключается в моделировании опасных команд в процедуре операционной системы, называемой монитором виртуальной машины. Когда вызывается обработчик особых ситуаций, он может проверить флаг VM86 в образе регистров флагов в стеке, чтобы определить, является ли источник особой ситуации задачей виртуального режима 86, в этом случае обработчик особых ситуаций может вызвать монитор виртуальной машины, который может промоделировать команду и вернуть управление задаче виртуального режима 86. Следует заметить, что монитор виртуальной машины моделирует только несколько команд 8086, и как моделируемые команды, так и те команды, которые 80386 исполняет непосредственно, выполняются значительно быстрее на 80386, чем на 8086. Работая совместно, 80386 и монитор виртуальной машины реализует полный набор команд 8086, и страничный механизм может обеспечить каждую задачу виртуального режима 86 своим собственным защищенным адресным пространством. Однако, большинство задач 8086 требуют дополнительных ресурсов, обеспечиваемых операционной системой и периферийным оборудованием. В качестве примера первого типа ресурсов можно привести файловую систему, в качестве второго типа можно привести контроллер растрового дисплея, работающего непосредственно под управлением прикладной программы. Эти ресурсы могут присутствовать в системе, основанной на 80386 в форме, отличной от топ, в которой они присутствовали ранее в системах, для которых была создана программа 8086, чтобы упростить работу для предоставления этих ресурсов в различных средах, 80386 может реализовать ловушки при обращении к операционной системе и к периферийным устройствам, которые делаются задачами виртуального режима 86. Например, большинство операционных систем 8086 используют команду прерывания для реализации вызовов операционной системы. 80386 Выдает особую ситуацию, когда задача виртуального режима 86 пытается исполнить команду прерываний. Монитор виртуальной машины может затем протранслировать вызов операционной системы в вызов операционной системы 80386, как это показано на рис.4-1. Если IOPL задачи виртуального режима 86 установлен равным значению, меньшему 3, то 80386 будет аналогичным образом создавать ловушки при исполнении всех команд ввода/вывода программой 8086. Страничный механизм 80386 может быть использован для перенаправления обращений к устройствам ввода/вывода, распределенным в память, на другие адреса, если это необходимо. Подобные обращения могут также вызвать особые ситуации путем указания соответствующих страниц памяти, как предназначенных только для чтения (чтобы быть обнаруженным в случае записи) или как отсутствующих (для обнаружения при чтении или записи). АППАРАТУРНАЯ РЕАЛИЗАЦИЯ Архитектура процессора 80386, описанная в предыдущих разделах, реализована более чем в 275000 транзисторах, использующих технологический процесс CHMOS III фирмы ИНТЕЛ. В данном разделе кратко рассматривается внутреннее устройство кристалла 80386 и более подробно сигналы, при помощи которых 80386 взаимодействует с другими компонентами. 5.1Внутренняя структура На рис.5.1. приведена обобщенная функциональная структура процессора 80386. Показанные 6 устройств организованы в конвейерную структуру, которая позволяя им работать параллельно над различными командами или над различными частями одной и то же команды. Устройство управления шиной управляет передачами на шине для других устройств. Если ни одно из других устройств не требуется шиной, устройство предварительной выборки читает следующее двойное слово командного потока из памяти в очередь предварительной выборки. Таким образом, большинство чтений байтов команды производится параллельно с исполнением других команд во время свободных циклов шины. Устройство декодирования расшифровывает каждый код операции, Преобразовывает его в указатель на микрокод, которые реализует данную команду. Исполнительное устройство выполняет микроинструкции. Исполнительное устройство может складывать два 32-битные регистра за 2 такта. Аппаратура умножения/деления выполняет 32-битное c,-.&%-(% за время от 9 до 41 такта, в зависимости от количества значащих цифр, а 32-битное деление за время от 38 до 42 тактов, в зависимости от того, являются операнды знаковыми или беззнаковыми. Сдвиг, циклический сдвиг и операции над полями битов выполняются при помощи быстрого двигателя, который может сдвигать до 64 бит за один такт. В типичной смеси команд, которая включает переходы и вызовы, 80386 исполняет команды со средней скоростью в 4,4 такта каждая. ИСПОЛНИТЕЛЬНОЕ СТРАНИЧНОЕ УСТРОЙСТВО УСТРОЙСТВО УСТРОЙСТВО СЕГМЕНТАЦИИ +--------------------+ +------------+ +-------------------+ | | | | | ПЕРЕКОДИРОВОЧНЫЙ | | РЕГИСТРЫ | | РЕГИСТРЫ | | БУФЕР ПРОСМОТРА | | | | СЕГМЕНТОВ | | ИСКЛЮЧЕНИЙ | +--------------------| | | | | | БЫСТРЫЙ СДВИГАТЕЛЬ | | | | | | | | | | | +--------------------| +------------| +-------------------| | УМНОЖЕНИЕ/ДЕЛЕНИЕ | | ТРАНСЛЯТОР | | ТРАНСЛЯТОР | +--------------------+ | СЕГМЕНТОВ | | СТРАНИЦ | | АРИФМЕТИЧЕСКОЕ +->| +->| | | ЛОГИЧЕСКОЕ | L-----T------- L---------T---------- | УСТРОЙСТВО | | --------- +--------T------------ | | УСТРОЙСТВО УПРАВЛЕНИЯ ШИНОЙ | | | | +-------------+ | | | | | ИНТЕРФЕЙС | | L----------T-------------------------+ ШИНЫ +-+ | | +-------------+ | | +---------------+ +------------------------+ | | | ДЕШИФРАТОР |<-+ОЧЕРЕДЬ ПРЕДВАРИТЕЛЬНОЙ-|<--- | | | | ВЫБОРКИ | | +---------------| +------------------------| | | ОЧЕРЕДЬ | | УЗЕЛ ПРЕДВАРИТЕЛЬНОЙ | L-------------+ КОМАНД | | ВЫБОРКИ | +---------------+ +------------------------+ УСТРОЙСТВО ДЕКОДИРОВАНИЯ Конвейерная организация выборки команды, ее декодирование и исполнение на одном кристалле не является типичным для современных микропроцессоров. С другой стороны помещение устройства управления памятью (MMU) на кристалл, содержащий конвейерную структуру, также является нововведением. Включение MMU в процессорный кристалл улучшает производительность, ускоряет трансляцию адреса. За счет уменьшения задержки распространения сигнала (большинство устройств управления памятью, организованных в виде отдельных кристаллов, вводят, как минимум, один такт ожидания на каждое обращение к памяти). Еще одним средством ускорения работы процессора является использование границ полутактов синхросигнала, которые доступны внутри кристалла (частота синхронизации на входе 80386 вдвое выше частоты, используемой в кристалле). Устройство управления памятью 80386 состоит из сегментного устройства и устройства управления страницами, как показано на рис.5-1. Устройство управления сегментами транслирует логические адреса и проверяет каждый доступ на соответствие атрибутам защиты сегмента. Для большинства команд устройство управления сегментами получает данные для трансляции и защиты из регистров сегментов и дескрипторов, находящихся на кристалле 80386. Устройство c/` "+%-(o страницами включается или выключается программами операционной системы. Когда устройство выключено, линейные адреса, полученные устройством управления, проходят через устройство управления страницами без изменения. Когда страничный механизм включен, устройство управления страницами транслирует линейные адреса в физические адреса и проверяет, что доступ соответствует атрибутам страницы. Устройство управления страницами включает 32-элементный перекодировочный буфер просмотра исключений (TLB), который запоминает необходимую для трансляции информацию для некоторого числа страниц, к которым происходили последние обращения. Используя TLB, устройство управления страницами может транслировать большинство обращений к страницам (обычно 98-99%) без обращения к страничным таблицам, находящимся в памяти. При необходимости устройство управления страницами генерирует циклы шины, необходимые для возврата старых элементов TLB в их страничные таблицы и для загрузки свободных мест в TLB элементами страничных таблиц, обращение к которым имеет место в текущей команде. 5.2Внешний интерфейс На рис.5-2. показана блок-схема типичной системы, использующей процессор 80386. Это, фактически рабочее место инженера- проектировщика. На рис.5-3 показан внешний интерфейс 80386 более подробно, выводы процессора сгруппированы по функциональному назначению. Ниже описаны сигналы, связанные с этими выводами. 5.2.1 Синхросигнал Первые версии 80386 работают при частоте 12,5 или 16 МГц. Сигнал синхронизации (CLK2) имеет частоту вдвое большую, чем частота кристалла. Генератор синхросигнала 82384 генерирует сигнал CLK2, который делится процессором 80386 на два, чтобы получить свою внутреннюю синхрочастоту. 5.2.2 Шины данных и адреса Процессор 80386 имеет отдельные 32-битные шины адреса и данных. Для совместимости с существующим оборудованием и драйверами устройств эффективная разрядность шины может динамически переключаться между 16 и 32 битами. Ниже этот вопрос обсуждается более подробно. Система команд 80386 поддерживает 8-, 16- и 32-битные передачи. Адресная шина организована так, чтобы непосредственно указывать байты данных, которые являются активными в данном цикле шины. Старшие 30 бит каждого адреса поступают на выводы A2-A31. Выводы BE0-BE3 (разрешение байта) указывают, какие байты шины данных относятся к текущей передаче. BE0 Соответствует разрядам D0- D7, BE1 соответствует D8-D15 и т.Д. Эти управляющие байты непосредственно соответствуют способу, которым большинство 32- битных подсистем памяти организованы, и устраняют необходимость в аппаратуре декодирования байтов (см.Рис.5-4). Если, например, необходимо присоединиться к системной шине, которая требует наличия младших битов адреса, A0 и A1 могут быть сгенерированы из BE0-BE3 при помощи 4 клапанов. Операнды в памяти 80386 не должны быть расположены на каких- нибудь границах, однако производительность повышается, когда они попадают на границы адресов, которые кратны их размеру в байтах. Это значит, что слова наилучшим образом располагаются на адресах, делящихся на два, а двойное слово - на адресах, делящихся на 4. (Элементы длиннее 32 бит, такие как числа с плавающей запятой с двойной точностью, должны также располагаться на 4-байтных #` -(f e для наилучшего быстродействия). 80386 Автоматически генерирует необходимое количество циклов шины для передачи операндов, не располагающихся на оптимальных границах, например, целое, расположенное в двойном слове, запомненное в четном адресе, не делящимся на 4, передается за два 16-битных цикла шины. 5.2.3 Определение циклов шины 80386 информирует внешнее оборудование о том, что на шине начинается нормальный цикл шины путем установки сигнала ADS (статус адреса). В тот же самый момент процессор определяет тип цикла шины с помощью сигналов W/R, D/C и M/IO. Эти сигналы отличают чтение от записи, данные от кодов команд и обращение к вводу/выводу от обращения к памяти, соответственно. 80386 Вырабатывает сигнал LOCK (захват шины) для мультипроцессорных применений и применений с несколькими ведущими устройствами. Сигнал говорит другим ведущим устройствам шины, что процессор выполняет операцию с несколькими циклами шины, которая не должна прерываться. 80386 автоматически выдает LOCK, когда он изменяет дескриптор сегмента и страничные таблицы, во время циклов шины, связанных с процедурой подтверждения, и когда он выполняет команду EXCHANGE. Команда EXCHANGE обеспечивает неделимую операцию "проверка и установка", которая является основным строительным элементом при реализации семафоров в разделяемой памяти. Программисты, работающие на языке ассемблера, могут захватить шину во время исполнения некоторых других команд, если этим командам предшествует префикс LOCK. 5.2.4 Управление циклом шины По указанию внешнего оборудования 80386 может реализовать два типа циклов шины: не конвейерный и конвейерный. Первый тип цикла обеспечивает 2-тактный доступ к высокоскоростным кэш-памятям и локальным памятям любого объема (эффективность обращений к Kэш- памятям зависит от их размера по отношению к элементам информации, с которыми обращаются к ним прикладные программы). Второй тип цикла шины позволяет низкоскоростным памятям иметь больше времени для ответа на цикл шин, позволяя процессору 80386 в то же время работать с максимальной скоростью. Внешнее оборудование может динамически разрешать и запрещать конвейеризацию шины путем установки сигнала NA (следующий адрес), как описано ниже. Предоставляя возможность динамического управления циклом шины, процессор 80386 позволяет инженеру-разработчику использовать комбинации из различных компонентов (элементов) памяти, которые удовлетворяют критериям стоимости, необходимого объема и требуемой производительности, а также приспосабливать проект для использования перспективных технологий при создании микросхем памяти. Процессор 80386 выводит тип цикла шины, как описаны выше, а внешнее оборудование сигнализирует, что оно ответило на цикл шины путем установки сигнала READY. Если, как это часто бывает, другой запрос шины ожидает внутри процессора 80386, когда сигнал READY уже установлен, процессор выводит следующий тип цикла шин. Если конвейеризация отключена, минимальное время между адресами и данными составляет два такта. Внешнее оборудование, которое не может ответить за два такта, может удлинить цикл шины путем удержания сигнала READY в неактивном состоянии, т.е. путем вставления тактов ожидания в цикл. Если 32-битные циклы шины исполняются друг за другом, то максимальная пропускная способность шины 80386 составит 32 мегабайта в секунду при частоте синхросигнала 16 МГц или 25 мегабайт в секунду при частоте 12,5 МГц. Благодаря внутренней конвейеризации процессор 80386 очень часто знает адрес и тип следующего цикла шины, прежде чем внешнее оборудование ответит на текущий цикл. Внешнее оборудование может использовать свойство внутренней конвейеризации адреса 80386 для получения более раннего доступа к следующему типу цикла шины. Конвейеризация адреса может дать внешнему оборудованию время, равное трем тактам между адресом и данными, в то время как для процессора пропускная способность шины останется равной двум тактам. Конвейеризация адреса наилучшим образом используется в системах с перемежающейся адресацией, которая может отвечать на доступ в различных блоках памяти параллельно. Устанавливая сигнал NA, внешнее оборудование может запрашивать 80386 выдать тип следующего цикла шины, как только он станет известен внутри процессора, а не ожидать сигнала READY (см.Рис.5-6). 5.2.5 Динамическое управление разрядность шины В дополнение к управлению типами циклов шины подсистема памяти (и ввода/вывода) также может динамически управлять разрядностью шины данных. Динамическое управление разрядностью шины позволяет: 1. Произвольно комбинировать 16- и 32-битные подсистемы памяти, программное обеспечение также может осуществлять 32-битные передачи независимо от того, имеет оно доступ к 16-или к 32- разрядной памяти; 2. Достаточно просто подсоединятся к 16-битным шинам, таким как шина MULTIBUS I; 3. Реализовывать совместимость с 16-битными периферийными устройствами (и их драйверами), регистры которых обычно располагаются на 16-разрядных, а не на 32-разрядных границах. Устанавливая сигнал "разрядность шины 16" (BS16), внешнее оборудование может проинструктировать процессор, чтобы он выполнил текущую передачу только на 16 младших битах шины данных. Если сигнал BS16 установлен, а обращение 32-разрядное, процессор 80386 принимает сигнал BS16 позже в цикле шины, позволяя вне[нему оборудованию установить его только для соответствующих типов памяти и ввода/вывода. 5.2.6 Статус процессора и управление Другое ведущее устройство шины (процессор или интеллигентное периферийное устройство, такое как пдп-контроллер), может запросить использования локальной шины 80386 путем выставления сигнала HOLD. Процессор подтверждает передачу шины установкой сигнала HLDA (подтверждение захвата) в конце текущего цикла шины (если он имел место), затем он подавляет свой следующий цикл шины до тех пор, пока сигнал HOLD не будет снят. Когда процессор 80386 освобождает шину для другого устройства, он поддерживает сигнал HLDA в активном состоянии, а остальные свои выводы - в высокоимпедансном состоянии, электрически изолируясь от системы. Прерывания 80386 классифицируются как маскируемые и не маскируемые, маскируемые прерывания поступают на вход процессора INTR (запрос прерывания), а прерывание второго типа на вход NMI (запрос немаскируемого прерывания). Программы операционной системы могут игнорировать вход INTR путем очистки флага разрешения прерывания. Процессор всегда принимает сигнал на входе NMI, многие системы используют этот вход для того, чтобы информировать процессор об аварии системы по питанию или глобальной системной ошибке. Запросы маскируемых прерываний обычно подсоединяются ко входу INTR через один или несколько программируемых контроллеров прерываний 8259а (пкп). Каждый 8259а может обрабатывать до 8 источников прерываний, несколько контроллеров 8259а могут быть каскадированы, чтобы обеспечить прием сигналов от максимум 64 различных источников прерываний. Операционная система инициализирует каждый 8259а при помощи идентифицируемого номера (вектора), обеспечивая тем самым для каждого входа прерываний свою программу обработки. 8259А предоставляет этот номер процессору 80386 в ответ на цикл шины процессора, связанной с подтверждением прерывания. 80386 Использует этот номер для вызова обработчика, предназначенного для ответа на прерывание. Установка сигнала RESET ставит процессор в начальное состояние (в реальный режим с запрещенными прерываниями) и заставляет его выбрать команду из физического адреса FFFFFFF04. 5.2.7 Управление сопроцессором Процессор 80386 посылает команды и операнды в числовой сопроцессор 80287 или 80387 путем выполнения циклов ввода/вывода шины к резервным адресам выше обычного 64-кбайтного пространства ввода/вывода . Числовой сопроцессор может быть выбран высоким уровнем сигнала на линии A31 при низком сигнале М/I0. 80386 Использует различные протоколы связи для каждого сопроцессора, посылая 16-битные величины в 80287 и 32-битные величины в 80387. Процессор 80386 знает в момент сброса, присутствует ли 80387, программное обеспечение инициализации может проверить наличие сопроцессора 80287. Сопроцессор устанавливает сигнал BUSY если он выполняет команду. 80386 Не посылает следующую команду сопроцессору до тех пор, пока сигнал BUSY - низкий. Программное обеспечение может синхронизировать процессор 80386 с сопроцессором, выдавая команду WAIT, которая приостанавливает 80386 до тех пор, пока сигнал BUSY остается неактивным. Сопроцессор устанавливает сигнал ERROR, когда он обнаруживает особую ситуацию, которая должна быть обработана операционной системой, в ответ на это 80386 вызывает обработчик особых ситуаций числового сопроцессора, выдавая особую ситуацию 7. Вывод PEREQ используется для реализации сопроцессорного протокола процессора 80386 СВЕДЕНИЯ О ФУНКЦИОНИРОВАНИИ 6.1Введение Характерной чертой 80386 является наличие простого функционального интерфейса для взаимосвязи с внешними модулями. В 80386 имеются две раздельные шины: шина адреса и шина данных. Шина данных - 32-разрядная и двунаправленная. В большинстве применяемых модулей для высокоскоростной локальной шины используются 32 разряда адреса, передаваемого по адресной шине, из них 2 младших разряда дешифрируются в 4 сигнала строба данных (каждый из этих сигналов разрешает или запрещает передачу соответствующего байта данных), а остальные 30 разрядов представляют собой двоичный код адреса. Для управления обменом по шине адреса и шине данных используются соответствующие управляющие сигналы. Изменяемая ширина (разрядность) шины данных позволяет процессору взаимодействовать как с 32-х, так и с 16-разрядными внешними шинами в синхронном режиме (см. 6.3.4). Если передача информации состоит из нескольких циклов обмена, каждый из которых требует 16-разрядной ширины шины данных, то все равно 80386 в каждом цикле автоматически выполнит необходимую процедуру установления разрядности шины. N-разрядные периферийные устройства могут быть подключены к 32- х или 16-разрядным шинам, при этом их производительность не снижается. В 80386 применяется новый режим конвейерной адресации, который обеспечивает в случае 32-х и 16-разрядной шин наиболее рациональное использование памяти, особенно это проявляется в очень напряженном режиме работы с ресурсами памяти (когда доступ к памяти требуется большому числу абонентов). Режим конвейерной адресации по сравнению с другими способами адресации значительно сокращает время нахождения интерфейса памяти в состоянии ожидания (см. 6.4.2). Конвейерную адресацию целесообразно применять в системах, имеющих в своем составе память с расслоением. В системах с рабочей частотой 16 МГц, включающих в себя память с расслоением со временем обращения 100 Нс (динамические ОЗУ), можно совсем исключить состояние ожидания, применяя конвейерную адресацию. Когда внешние модули потребуют режим конвейерной адресации, 80386 сформирует адрес и определит длительность цикла шины для предстоящего цикла шины (если позволяют внутренние ресурсы), даже если в настоящий момент процессор ожидает подтверждение в текущем цикле. Однако, не конвейеризированный способ адресации идеально подходит для устройств, в состав которых входит кэш-память, так как высокое быстродействие кэш-памяти позволяет работать в не конвейеризированном режиме. Для обеспечения максимальной гибкости системы на основе совмещения циклов конвейерный способ адресации применяется в синхронных системах. Цикл шины процессора является основным средством передачи информации из системы в процессор или из процессора в систему. Минимальная длительность цикла передачи данных по шине в 80386 составляет два периода тактовой частоты. Поскольку процессор 80386 имеет 32-разрядную шину данных и рабочую частоту 16 МГц, то следовательно максимальная пропускная способность 80386 составляет 32 Мбайт/сек. Однако, длительность любого цикла шины может быть увеличена, если в этом цикле задерживается выдача подтверждения обмена от внешнего модуля. В соответствующий момент времени подтверждение выдается путем формирования сигнала на входе READY (ГОТОВ) процессора 80386. 80386 может терять доступ к своим локальным шинам, передавая управление ими другим устройствам, например, каналам прямого доступа к памяти. При этом, за исключением единственного выхода HLDA, формируемого 80386, обеспечивается почти полная изоляция процессора от системы. Изоляция процессора необходима при передаче управления тестовому оборудованию или в отказоустойчивых применениях (в многопроцессорных системах для изоляции отказавшего процессора и замены его другим). В данном разделе представлены сведения об интерфейсе процессора. Во-первых, описано назначение и функции выводов процессора (см. 6.2 Описание сигналов). Кроме того, описаны изменения сигналов в течение циклов шины (см. 6.3 Механизм обмена по шине, 6.4 Описание функционирования шины и 6.5 Другие сведения по функционированию). 6.2Описание сигналов 6.2.1 Введение Подраздел начинается с краткого описания входных и выходных сигналов 80386, объединенных в функциональные группы. Отметим, что наличие символа # после названия сигнала означает, что активное состояние сигнала - состояние низкого уровня. И наоборот, когда такого символа # нет после названия сигнала, то сигнал активен при высоком уровне. Пример обозначения сигнала: M/IO# - Высокий уровень означает обращение к памяти. - Низкий уровень означает обращение к устройствам ввода/вывода. В описаниях сигналов встречаются иногда обозначения временных параметров, таких как "t25 Reset/Setup Time" (Время сброса при включении питания) и "t26 Reset Hold Time" (Время удержания сигнала сброса). Значения этих параметров приведены в таблице 7-4 и таблице 7-6. 6.2.2 Синхросигнал (CLK2) CLK2 обеспечивает основную синхронизацию работы 80386. Эта тактовая частота делится пополам для того, чтобы сформировать внутреннюю процессорную тактовую частоту, используемую при выполнении команд внутри процессора. Внутренний синхросигнал состоит из двух фаз: "фазы один" и " фазы два". Каждый период частоты. На рис.6-2 показано соотношение двух синхросигналов. Если необходимо, фаза внутреннего синхросигнала может быть синхронизирован от такого отрицательного фронта сигнала RESET, который обеспечит заданные времена установки и удержания, t25 и t26 (setup and hold times). 6.2.3 Шина данных (D0-D31) Двунаправленные с тремя состояниями линии шины данных обеспечивают перемещение данных от 80386 к другим устройствам. Наличие высокого уровня напряжения на входах/выходах шины данных обозначает наличие кодов логической единицы "1" на этих выводах. Шина данных может передавать данные как на 32-, так и на 16- разрядные шины благодаря тому, что есть возможность изменения размера шины данных; размер шины данных определяется значением входного сигнала BS16# (см. параграф 6.2.6 Шина управления). Для правильного выполнения операций считывания сигналов с шины данных требуется обеспечение необходимых значений времени установки t21 и времени удержания t22 считываемых данных. При любой операции записи (включая циклы останова и выключения) 80386 всегда передает все 32 разряда данных, даже если в текущем цикле размер шины обмена равен 16 разрядам. 6.2.4 Шина адреса (BE0#-BE3#, A2-A31) Эти выходы с тремя состояниями обеспечивают физическую адресацию памяти или адресацию устройств ввода/вывода. Шина адреса обеспечивает физическое пространство адресов памяти объемом 4 гигабайта (от 00000000H до FFFFFFFFH) и пространство адресов ввода/вывода объемом 64 килобайта (от 00000000H до 0000FFFFH) для обращения к устройствам ввода/вывода. Для передачи сигналов ввода/вывода, автоматически формируемых для обеспечения взаимодействия 80386 с сопроцессором, используется адресное пространство ввода/вывода от 800000F8H до 800000FFH, так как для обращения к сопроцессору необходимо совпадение двух условий: наличие высокого уровня напряжения на линии адреса А31 и наличие низкого уровня на линии M/IO#. Значения сигналов стробов данных BE0#-BE3# определяют соответственно те байты 32-разрядной шины данных, которые участвуют в текущей передаче. Это особенно удобно для взаимодействия с внешней аппаратурой. BE0# ОПРЕДЕЛЯЕТ УЧАСТИЕ В ОБМЕНЕ РАЗРЯДОВ D0-D7, BE1# -"- D8-D15, BE2# -"- D16-D23, BE3# -"- D24-D31. Количество стробов данных BE0#-BE3#, находящихся в активном состоянии, определяет размер операнда обмена (1,2,3 или 4 байта) (см. параграф 6.3.6 Выравнивание данных). Когда выполняется цикл записи в память или в устройство ввода/вывода, и передаваемый операнд занимает только старшие 16 разрядов шины данных (D16-D31), копия этого операнда одновременно передается по младшим 16 разрядам шины данных (D0-D15). Это дублирование выполняется для обеспечения оптимального режима записи на 16-разрядные шины. Процедура дублирования записываемых данных зависит от значений стробов данных BE0#-BE3#. Таблица 6-1 ЗАВИСИМОСТЬ ДУБЛИРОВАНИЯ ЗАПИСЫВАЕМЫХ ДАННЫХ ОТ ЗНАЧЕНИЙ BE0#-BE3# +-------------------------------------------------------------------+ |СТРОБЫ ДАННЫХ 80386| ЗАПИСЫВАЕМЫЕ ДАННЫЕ 80386 | ЕСТЬ ЛИ | +----T----T----T----+-------T-------T------T-----+ АВТОМАТИЧЕСКОЕ | |BE3#|BE2#|BE1#|BE0#|D24-D31|D16-D23|D8-D15|D0-D7| ДУБЛИРОВАНИЕ? | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|ВЫС.|ВЫС.|НИЗ.|НЕОПР. |НЕОПР. |НЕОПР.| А | НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|ВЫС.|НИЗ.|ВЫС.|НЕОПР. |НЕОПР. | В |НЕОПР| НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|НИЗ.|ВЫС.|ВЫС.|НЕОПР. | С |НЕОПР.| С | ДА | +----+----+----+----+-------+-------+------+-----+------------------| |НИЗ.|ВЫС.|ВЫС.|ВЫС.| D |НЕОПР. | D |НЕОПР| ДА | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|ВЫС.|НИЗ.|НИЗ.|НЕОПР. |НЕОПР. | В | А | НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|НИЗ.|НИЗ.|ВЫС.|НЕОПР. | С | В |НЕОПР| НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |НИЗ.|НИЗ.|ВЫС.|ВЫС.| D | С | D | С | ДА | +----+----+----+----+-------+-------+------+-----+------------------| |ВЫС.|НИЗ.|НИЗ.|НИЗ.|НЕОПР. | С | В | А | НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |НИЗ.|НИЗ.|НИЗ.|ВЫС.| D | С | В |НЕОПР| НЕТ | +----+----+----+----+-------+-------+------+-----+------------------| |НИЗ.|НИЗ.|НИЗ.|НИЗ.| D | С | В | А | НЕТ | +-------------------------------------------------------------------+ Обозначения: D = логические записываемые данные в байте D24-D31 C= -"- D16-D23 B= -"- D8-D15 A= -"- D0-D7 6.2.5 Сигналы определения типа цикла шины (W/R#, D/C#, M/IO#, LOCK#) Эти выходы с тремя состояниями определяют тип текущего цикла шины. В зависимости от значения W/R# все циклы подразделяются на циклы записи и циклы чтения. D/C# разделяет все циклы на циклы обмена данными и циклы обмена управляющими сигналами. M/IO# отличает циклы обращения к памяти от циклов обращения к устройствам ввода/вывода. По сигналу LOCK# различаются циклы с блокированной шиной. Основными сигналами определения типа цикла шины являются W/R#, D/C# и M/IO#, так как эти сигналы принимают действительное значение одновременно с установлением активного уровня сигнала ADS# (выход строба адреса). Действительное значение сигнала LOCK# устанавливается тогда, когда начинается цикл шины (причем, цикл с конвейерной адресацией) и после установления активного уровня сигнала ADS# (см. параграф 6.4.3.4 конвейерная адресация). Точное соответствие типов циклов шины значениям сигналов W/R#, D/C# и M/IO# приведено в табл.6-2. Отметим одну комбинацию сигналов W/R#, D/C# и M/IO#, которая никогда не может быть получена при активном уровне сигнала ADS# (однако, эта комбинация, которая обозначена как "запрещенная" может иметь место в нерабочих состояниях шины, при неактивном уровне сигнала ADS#). Поскольку действительные значения сигналов M/IO#, D/C# и W/R# определяются временем действия сигнала ADS#, то в другое время для оптимального использования дешифрирующей схемы можно использовать и запрещенную комбинацию. Таблица 6-2 ОПРЕДЕЛЕНИЕ ТИПА ЦИКЛА ШИНЫ +-------------------------------------------------------------------+ | M/IO# | D/C# | W/R# | ТИП ЦИКЛА ШИНЫ | БЛОКИРОВАНА | | | | | | ЛИ ШИНА? | +-------+-------+-------+-----------------------------+-------------| |НИЗКИЙ |НИЗКИЙ |НИЗКИЙ | ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ | ДА | +-------+-------+-------+-----------------------------+-------------| |НИЗКИЙ |НИЗКИЙ |ВЫСОКИЙ| ЗАПРЕЩЕННАЯ | ДА | +-------+-------+-------+-----------------------------+-------------| |НИЗКИЙ |ВЫСОКИЙ|НИЗКИЙ | ЧТЕНИЕ ДАННЫХ ИЗ УСТРОЙСТВА | НЕТ | | | | | ВВОДА/ВЫВОДА | | +-------+-------+-------+-----------------------------+-------------| |НИЗКИЙ |ВЫСОКИЙ|ВЫСОКИЙ| ЗАПИСЬ ДАННЫХ В УСТРОЙСТВО | НЕТ | | | | | ВВОДА/ВЫВОДА | | +-------+-------+-------+-----------------------------+-------------| |ВЫСОКИЙ|НИЗКИЙ |НИЗКИЙ | ЧТЕНИЕ КОМАНДЫ ИЗ ПАМЯТИ | НЕТ | +-------+-------+-------+-----------------------------+-------------| |ВЫСОКИЙ|НИЗКИЙ |ВЫСОКИЙ| ОСТАНОВ: ВЫКЛЮЧЕНИЕ: | НЕТ | | | | | АДРЕС=2 АДРЕС=0 | | | | | | НННННННН ННННННННННН | | | | | | (BE0#ВЫС. (BE0#НИЗК | | | | | | BE1#ВЫС. BE1#ВЫС. | | | | | | BE2#НИЗК. BE2#ВЫС. | | | | | | BE3#ВЫС. BE3#ВЫС. | | | | | | A2-A31НИЗК.) A2-A31НИЗК.)| | +-------+-------+-------+-----------------------------+-------------| |ВЫСОКИЙ|ВЫСОКИЙ|НИЗКИЙ | ЧТЕНИЕ ДАННЫХ ИЗ ПАМЯТИ | НЕКОТОРЫЕ | | | | | | ЦИКЛЫ | +-------+-------+-------+-----------------------------+-------------| |ВЫСОКИЙ|ВЫСОКИЙ|ВЫСОКИЙ| ЗАПИСЬ ДАННЫХ В ПАМЯТЬ | НЕКОТОРЫЕ | | | | | | ЦИКЛЫ | +-------------------------------------------------------------------+ 6.2.6 Сигналы управления шиной 6.2.6.1Введение Ниже перечисленные сигналы позволяют процессору определять начало цикла шины, а также дают возможность другим устройствам системы управлять конвейерной адресацией, размером шины данных и определять конец цикла шины. 6.2.6.2Строб адреса (ADS#) Этот входной сигнал с тремя состояниями на входе указывает на то что на выводах 80386 установлены действительные значения сигналов, определяющих тип цикла шины, и сигналов адреса (W/R#, D/C#, M/IO#, BE0# - BE3# и A2-A31). Сигнал ADS устанавливается в течение тактов Т1 и Т2 состояний шины (дополнительную информацию о a.ab.o-(oe шины см. 6.4.3.2 Не конвейеризированная адресация и 6.4.3.4 Конвейерная адресация). 6.2.6.3Сигнал подтверждения (READY#) Этот вход указывает на то, что текущий цикл шины завершен, и те байты, участие которых в цикле обмена определено значениями BE0#-BE3# и BE16#, приняты или переданы. Когда в течение цикла чтения или цикла подтверждения прерывания формируется активный уровень сигнала READY#, 80386 "защелкивает" входные данные и завершает цикл. Когда сигнал READY# формируется в цикле записи, процессор завершает цикл шины. Сигнал READY# игнорируется в первом такте всех циклов шины, затем в каждом такте состояние READY# опрашивается до тех пор, пока не установится активный уровень сигнала READY#. READY# должен быть сформирован для подтверждения в каждом цикле шины, включая циклы отображения останова и отображения выключения. Для правильной работы время установки t19 и время удержания t20 сформированного сигнала READY# должны иметь определенные необходимые значения (См. все параграфы раздела 6.4 Описание функционирования шины). 6.2.6.4Запрос следующего адреса (NA#) Этот сигнал используется для запрашивания адреса в режиме конвейерной адресации. Этот вход сообщает процессору о том, что система готова принять из 80386 новые значения сигналов BE0#-BE3#, A2-A31, W/R#, D/C# и M/IO#, даже если завершение текущего цикла не подтверждено сигналом READY#. Если 80386 обнаружит на входе NA# активный уровень, он выдает на шину следующий адрес, обеспечив внутреннюю подготовку к следующему запросу шины (см. параграф 6.4.2 Конвейерная адресация и 6.4.3 Циклы чтения и записи). 6.2.6.5Указатель 16-разрядной шины (BS16#) Благодаря сигналу BS16# осуществляется непосредственная связь 80386 с 32-разрядной и 16-разрядной шинами данных. Установка активного уровня этого входа приведет к тому, что в текущем цикле шины обмен будет производиться только по младшей половине шины данных (D0-D15) в соответствии со значениями сигналов BE0# и BE1#. Дополнительное влияние сигнала BS16# (установленного в активное состояние) не проявится, если в текущем цикле сформированы активные уровни только сигналов BE0# или BE3#, действие сигнала BS16# (активного уровня) заставит процессор 80386 выполнить необходимые переключения для правильной передачи старшего(их) байта(ов) по линиям D0-D16. Если операнд занимает обе половины шины данных и BS16# в активном состоянии, то 80386 автоматически выполнит второй 16- разрядный цикл шины. Для правильной работы время установки t17 и время удержания t18 сигнала BS16# должны иметь определенные необходимые значения. Циклы ввода/вывода, автоматически выполняемые 80386 для взаимосвязи с сопроцессором, не требуют установки сигнала BS16#. Сопроцессоры типа 80287 и 80387 анализируют входной сигнал ERROR# сразу после отрицательного фронта сигнала RESET. 80386 обменивается только 16-разрядными посылками с 80287, а в случае взаимодействия 80386 с сопроцессором 80387 обмен производится только 32-разрядными посылками. Таким образом, значение BS16# влияет на циклы с участием 80287, а в течение циклов с участием 80387 сигнал BS16# должен поддерживаться на неактивном уровне. 6.2.7 Сигналы арбитража шины 6.2.7.1Введение В этом разделе описывается механизм, благодаря которому процессор передает управление своими локальными шинами другим активным абонентам, запрашивающим управление шиной (см. 6.6.1). 6.2.7.2Запросы на захват шины (HOLD) Этот выход указывает на то, что каким-то устройствам кроме 80386 требуется управление шиной. Сигнал HOLD должен поддерживаться в активном состоянии в течение всего времени, пока любое другое устройство является владельцем локальной шины. Сигнал HOLD игнорируется во время действия RESET. Если сигнал RESET появится во время действия сигнала HOLD, то более приоритетный сигнал RESET установит шину в нерабочее состояние быстрее, чем установится состояние подтверждения захвата шины (состояние высокого сопротивления). Процессор срабатывает по фронту сигнала HOLD и, пока HOLD поддерживается в активном состоянии, постоянно анализирует уровень этого сигнала. Вход HOLD - синхронизированный. Для правильной работы время установки t23 и удержания t24 должны всегда иметь определенное необходимое значение. 6.2.7.3Подтверждение захвата шины (HLDA) Формирование активного уровня на выходе HLDA указывает на то, что 80386 передает управление своей локальной шиной в ответ на установление сигнала HOLD и переходит в сос