syu sistemu. Dlya predotvrashcheniya takih narushenij 80386 vydaet osobuyu situaciyu, kogda zadacha, rabotayushchaya v virtual'nom rezhime 86, pytaetsya ispolnyat' komandu vvoda/vyvoda ili komandu, otnosyashchuyusya k preryvaniyam. Zapreshchenie ispolneniya takih komand zashchishchaet ostal'nuyu chast' sistemy ot zadach, rabotayushchih v virtual'nom rezhime 86, no ne udovletvoryaet potrebnosti zadach virtual'nogo rezhima 86 v ispolnenii komand. Reshenie zaklyuchaetsya v modelirovanii opasnyh komand v procedure operacionnoj sistemy, nazyvaemoj monitorom virtual'noj mashiny. Kogda vyzyvaetsya obrabotchik osobyh situacij, on mozhet proverit' flag VM86 v obraze registrov flagov v steke, chtoby opredelit', yavlyaetsya li istochnik osoboj situacii zadachej virtual'nogo rezhima 86, v etom sluchae obrabotchik osobyh situacij mozhet vyzvat' monitor virtual'noj mashiny, kotoryj mozhet promodelirovat' komandu i vernut' upravlenie zadache virtual'nogo rezhima 86. Sleduet zametit', chto monitor virtual'noj mashiny modeliruet tol'ko neskol'ko komand 8086, i kak modeliruemye komandy, tak i te komandy, kotorye 80386 ispolnyaet neposredstvenno, vypolnyayutsya znachitel'no bystree na 80386, chem na 8086. Rabotaya sovmestno, 80386 i monitor virtual'noj mashiny realizuet polnyj nabor komand 8086, i stranichnyj mehanizm mozhet obespechit' kazhduyu zadachu virtual'nogo rezhima 86 svoim sobstvennym zashchishchennym adresnym prostranstvom. Odnako, bol'shinstvo zadach 8086 trebuyut dopolnitel'nyh resursov, obespechivaemyh operacionnoj sistemoj i periferijnym oborudovaniem. V kachestve primera pervogo tipa resursov mozhno privesti fajlovuyu sistemu, v kachestve vtorogo tipa mozhno privesti kontroller rastrovogo displeya, rabotayushchego neposredstvenno pod upravleniem prikladnoj programmy. |ti resursy mogut prisutstvovat' v sisteme, osnovannoj na 80386 v forme, otlichnoj ot top, v kotoroj oni prisutstvovali ranee v sistemah, dlya kotoryh byla sozdana programma 8086, chtoby uprostit' rabotu dlya predostavleniya etih resursov v razlichnyh sredah, 80386 mozhet realizovat' lovushki pri obrashchenii k operacionnoj sisteme i k periferijnym ustrojstvam, kotorye delayutsya zadachami virtual'nogo rezhima 86. Naprimer, bol'shinstvo operacionnyh sistem 8086 ispol'zuyut komandu preryvaniya dlya realizacii vyzovov operacionnoj sistemy. 80386 Vydaet osobuyu situaciyu, kogda zadacha virtual'nogo rezhima 86 pytaetsya ispolnit' komandu preryvanij. Monitor virtual'noj mashiny mozhet zatem protranslirovat' vyzov operacionnoj sistemy v vyzov operacionnoj sistemy 80386, kak eto pokazano na ris.4-1. Esli IOPL zadachi virtual'nogo rezhima 86 ustanovlen ravnym znacheniyu, men'shemu 3, to 80386 budet analogichnym obrazom sozdavat' lovushki pri ispolnenii vseh komand vvoda/vyvoda programmoj 8086. Stranichnyj mehanizm 80386 mozhet byt' ispol'zovan dlya perenapravleniya obrashchenij k ustrojstvam vvoda/vyvoda, raspredelennym v pamyat', na drugie adresa, esli eto neobhodimo. Podobnye obrashcheniya mogut takzhe vyzvat' osobye situacii putem ukazaniya sootvetstvuyushchih stranic pamyati, kak prednaznachennyh tol'ko dlya chteniya (chtoby byt' obnaruzhennym v sluchae zapisi) ili kak otsutstvuyushchih (dlya obnaruzheniya pri chtenii ili zapisi). APPARATURNAYA REALIZACIYA Arhitektura processora 80386, opisannaya v predydushchih razdelah, realizovana bolee chem v 275000 tranzistorah, ispol'zuyushchih tehnologicheskij process CHMOS III firmy INTEL. V dannom razdele kratko rassmatrivaetsya vnutrennee ustrojstvo kristalla 80386 i bolee podrobno signaly, pri pomoshchi kotoryh 80386 vzaimodejstvuet s drugimi komponentami. 5.1Vnutrennyaya struktura Na ris.5.1. privedena obobshchennaya funkcional'naya struktura processora 80386. Pokazannye 6 ustrojstv organizovany v konvejernuyu strukturu, kotoraya pozvolyaya im rabotat' parallel'no nad razlichnymi komandami ili nad razlichnymi chastyami odnoj i to zhe komandy. Ustrojstvo upravleniya shinoj upravlyaet peredachami na shine dlya drugih ustrojstv. Esli ni odno iz drugih ustrojstv ne trebuetsya shinoj, ustrojstvo predvaritel'noj vyborki chitaet sleduyushchee dvojnoe slovo komandnogo potoka iz pamyati v ochered' predvaritel'noj vyborki. Takim obrazom, bol'shinstvo chtenij bajtov komandy proizvoditsya parallel'no s ispolneniem drugih komand vo vremya svobodnyh ciklov shiny. Ustrojstvo dekodirovaniya rasshifrovyvaet kazhdyj kod operacii, Preobrazovyvaet ego v ukazatel' na mikrokod, kotorye realizuet dannuyu komandu. Ispolnitel'noe ustrojstvo vypolnyaet mikroinstrukcii. Ispolnitel'noe ustrojstvo mozhet skladyvat' dva 32-bitnye registra za 2 takta. Apparatura umnozheniya/deleniya vypolnyaet 32-bitnoe c,-.&%-(% za vremya ot 9 do 41 takta, v zavisimosti ot kolichestva znachashchih cifr, a 32-bitnoe delenie za vremya ot 38 do 42 taktov, v zavisimosti ot togo, yavlyayutsya operandy znakovymi ili bezznakovymi. Sdvig, ciklicheskij sdvig i operacii nad polyami bitov vypolnyayutsya pri pomoshchi bystrogo dvigatelya, kotoryj mozhet sdvigat' do 64 bit za odin takt. V tipichnoj smesi komand, kotoraya vklyuchaet perehody i vyzovy, 80386 ispolnyaet komandy so srednej skorost'yu v 4,4 takta kazhdaya. ISPOLNITELXNOE STRANICHNOE USTROJSTVO USTROJSTVO USTROJSTVO SEGMENTACII +--------------------+ +------------+ +-------------------+ | | | | | PEREKODIROVOCHNYJ | | REGISTRY | | REGISTRY | | BUFER PROSMOTRA | | | | SEGMENTOV | | ISKLYUCHENIJ | +--------------------| | | | | | BYSTRYJ SDVIGATELX | | | | | | | | | | | +--------------------| +------------| +-------------------| | UMNOZHENIE/DELENIE | | TRANSLYATOR | | TRANSLYATOR | +--------------------+ | SEGMENTOV | | STRANIC | | ARIFMETICHESKOE +->| +->| | | LOGICHESKOE | L-----T------- L---------T---------- | USTROJSTVO | | --------- +--------T------------ | | USTROJSTVO UPRAVLENIYA SHINOJ | | | | +-------------+ | | | | | INTERFEJS | | L----------T-------------------------+ SHINY +-+ | | +-------------+ | | +---------------+ +------------------------+ | | | DESHIFRATOR |<-+OCHEREDX PREDVARITELXNOJ-|<--- | | | | VYBORKI | | +---------------| +------------------------| | | OCHEREDX | | UZEL PREDVARITELXNOJ | L-------------+ KOMAND | | VYBORKI | +---------------+ +------------------------+ USTROJSTVO DEKODIROVANIYA Konvejernaya organizaciya vyborki komandy, ee dekodirovanie i ispolnenie na odnom kristalle ne yavlyaetsya tipichnym dlya sovremennyh mikroprocessorov. S drugoj storony pomeshchenie ustrojstva upravleniya pamyat'yu (MMU) na kristall, soderzhashchij konvejernuyu strukturu, takzhe yavlyaetsya novovvedeniem. Vklyuchenie MMU v processornyj kristall uluchshaet proizvoditel'nost', uskoryaet translyaciyu adresa. Za schet umen'sheniya zaderzhki rasprostraneniya signala (bol'shinstvo ustrojstv upravleniya pamyat'yu, organizovannyh v vide otdel'nyh kristallov, vvodyat, kak minimum, odin takt ozhidaniya na kazhdoe obrashchenie k pamyati). Eshche odnim sredstvom uskoreniya raboty processora yavlyaetsya ispol'zovanie granic polutaktov sinhrosignala, kotorye dostupny vnutri kristalla (chastota sinhronizacii na vhode 80386 vdvoe vyshe chastoty, ispol'zuemoj v kristalle). Ustrojstvo upravleniya pamyat'yu 80386 sostoit iz segmentnogo ustrojstva i ustrojstva upravleniya stranicami, kak pokazano na ris.5-1. Ustrojstvo upravleniya segmentami transliruet logicheskie adresa i proveryaet kazhdyj dostup na sootvetstvie atributam zashchity segmenta. Dlya bol'shinstva komand ustrojstvo upravleniya segmentami poluchaet dannye dlya translyacii i zashchity iz registrov segmentov i deskriptorov, nahodyashchihsya na kristalle 80386. Ustrojstvo c/` "+%-(o stranicami vklyuchaetsya ili vyklyuchaetsya programmami operacionnoj sistemy. Kogda ustrojstvo vyklyucheno, linejnye adresa, poluchennye ustrojstvom upravleniya, prohodyat cherez ustrojstvo upravleniya stranicami bez izmeneniya. Kogda stranichnyj mehanizm vklyuchen, ustrojstvo upravleniya stranicami transliruet linejnye adresa v fizicheskie adresa i proveryaet, chto dostup sootvetstvuet atributam stranicy. Ustrojstvo upravleniya stranicami vklyuchaet 32-elementnyj perekodirovochnyj bufer prosmotra isklyuchenij (TLB), kotoryj zapominaet neobhodimuyu dlya translyacii informaciyu dlya nekotorogo chisla stranic, k kotorym proishodili poslednie obrashcheniya. Ispol'zuya TLB, ustrojstvo upravleniya stranicami mozhet translirovat' bol'shinstvo obrashchenij k stranicam (obychno 98-99%) bez obrashcheniya k stranichnym tablicam, nahodyashchimsya v pamyati. Pri neobhodimosti ustrojstvo upravleniya stranicami generiruet cikly shiny, neobhodimye dlya vozvrata staryh elementov TLB v ih stranichnye tablicy i dlya zagruzki svobodnyh mest v TLB elementami stranichnyh tablic, obrashchenie k kotorym imeet mesto v tekushchej komande. 5.2Vneshnij interfejs Na ris.5-2. pokazana blok-shema tipichnoj sistemy, ispol'zuyushchej processor 80386. |to, fakticheski rabochee mesto inzhenera- proektirovshchika. Na ris.5-3 pokazan vneshnij interfejs 80386 bolee podrobno, vyvody processora sgruppirovany po funkcional'nomu naznacheniyu. Nizhe opisany signaly, svyazannye s etimi vyvodami. 5.2.1 Sinhrosignal Pervye versii 80386 rabotayut pri chastote 12,5 ili 16 MGc. Signal sinhronizacii (CLK2) imeet chastotu vdvoe bol'shuyu, chem chastota kristalla. Generator sinhrosignala 82384 generiruet signal CLK2, kotoryj delitsya processorom 80386 na dva, chtoby poluchit' svoyu vnutrennyuyu sinhrochastotu. 5.2.2 SHiny dannyh i adresa Processor 80386 imeet otdel'nye 32-bitnye shiny adresa i dannyh. Dlya sovmestimosti s sushchestvuyushchim oborudovaniem i drajverami ustrojstv effektivnaya razryadnost' shiny mozhet dinamicheski pereklyuchat'sya mezhdu 16 i 32 bitami. Nizhe etot vopros obsuzhdaetsya bolee podrobno. Sistema komand 80386 podderzhivaet 8-, 16- i 32-bitnye peredachi. Adresnaya shina organizovana tak, chtoby neposredstvenno ukazyvat' bajty dannyh, kotorye yavlyayutsya aktivnymi v dannom cikle shiny. Starshie 30 bit kazhdogo adresa postupayut na vyvody A2-A31. Vyvody BE0-BE3 (razreshenie bajta) ukazyvayut, kakie bajty shiny dannyh otnosyatsya k tekushchej peredache. BE0 Sootvetstvuet razryadam D0- D7, BE1 sootvetstvuet D8-D15 i t.D. |ti upravlyayushchie bajty neposredstvenno sootvetstvuyut sposobu, kotorym bol'shinstvo 32- bitnyh podsistem pamyati organizovany, i ustranyayut neobhodimost' v apparature dekodirovaniya bajtov (sm.Ris.5-4). Esli, naprimer, neobhodimo prisoedinit'sya k sistemnoj shine, kotoraya trebuet nalichiya mladshih bitov adresa, A0 i A1 mogut byt' sgenerirovany iz BE0-BE3 pri pomoshchi 4 klapanov. Operandy v pamyati 80386 ne dolzhny byt' raspolozheny na kakih- nibud' granicah, odnako proizvoditel'nost' povyshaetsya, kogda oni popadayut na granicy adresov, kotorye kratny ih razmeru v bajtah. |to znachit, chto slova nailuchshim obrazom raspolagayutsya na adresah, delyashchihsya na dva, a dvojnoe slovo - na adresah, delyashchihsya na 4. (|lementy dlinnee 32 bit, takie kak chisla s plavayushchej zapyatoj s dvojnoj tochnost'yu, dolzhny takzhe raspolagat'sya na 4-bajtnyh #` -(f e dlya nailuchshego bystrodejstviya). 80386 Avtomaticheski generiruet neobhodimoe kolichestvo ciklov shiny dlya peredachi operandov, ne raspolagayushchihsya na optimal'nyh granicah, naprimer, celoe, raspolozhennoe v dvojnom slove, zapomnennoe v chetnom adrese, ne delyashchimsya na 4, peredaetsya za dva 16-bitnyh cikla shiny. 5.2.3 Opredelenie ciklov shiny 80386 informiruet vneshnee oborudovanie o tom, chto na shine nachinaetsya normal'nyj cikl shiny putem ustanovki signala ADS (status adresa). V tot zhe samyj moment processor opredelyaet tip cikla shiny s pomoshch'yu signalov W/R, D/C i M/IO. |ti signaly otlichayut chtenie ot zapisi, dannye ot kodov komand i obrashchenie k vvodu/vyvodu ot obrashcheniya k pamyati, sootvetstvenno. 80386 Vyrabatyvaet signal LOCK (zahvat shiny) dlya mul'tiprocessornyh primenenij i primenenij s neskol'kimi vedushchimi ustrojstvami. Signal govorit drugim vedushchim ustrojstvam shiny, chto processor vypolnyaet operaciyu s neskol'kimi ciklami shiny, kotoraya ne dolzhna preryvat'sya. 80386 avtomaticheski vydaet LOCK, kogda on izmenyaet deskriptor segmenta i stranichnye tablicy, vo vremya ciklov shiny, svyazannyh s proceduroj podtverzhdeniya, i kogda on vypolnyaet komandu EXCHANGE. Komanda EXCHANGE obespechivaet nedelimuyu operaciyu "proverka i ustanovka", kotoraya yavlyaetsya osnovnym stroitel'nym elementom pri realizacii semaforov v razdelyaemoj pamyati. Programmisty, rabotayushchie na yazyke assemblera, mogut zahvatit' shinu vo vremya ispolneniya nekotoryh drugih komand, esli etim komandam predshestvuet prefiks LOCK. 5.2.4 Upravlenie ciklom shiny Po ukazaniyu vneshnego oborudovaniya 80386 mozhet realizovat' dva tipa ciklov shiny: ne konvejernyj i konvejernyj. Pervyj tip cikla obespechivaet 2-taktnyj dostup k vysokoskorostnym kesh-pamyatyam i lokal'nym pamyatyam lyubogo ob容ma (effektivnost' obrashchenij k Kesh- pamyatyam zavisit ot ih razmera po otnosheniyu k elementam informacii, s kotorymi obrashchayutsya k nim prikladnye programmy). Vtoroj tip cikla shiny pozvolyaet nizkoskorostnym pamyatyam imet' bol'she vremeni dlya otveta na cikl shin, pozvolyaya processoru 80386 v to zhe vremya rabotat' s maksimal'noj skorost'yu. Vneshnee oborudovanie mozhet dinamicheski razreshat' i zapreshchat' konvejerizaciyu shiny putem ustanovki signala NA (sleduyushchij adres), kak opisano nizhe. Predostavlyaya vozmozhnost' dinamicheskogo upravleniya ciklom shiny, processor 80386 pozvolyaet inzheneru-razrabotchiku ispol'zovat' kombinacii iz razlichnyh komponentov (elementov) pamyati, kotorye udovletvoryayut kriteriyam stoimosti, neobhodimogo ob容ma i trebuemoj proizvoditel'nosti, a takzhe prisposablivat' proekt dlya ispol'zovaniya perspektivnyh tehnologij pri sozdanii mikroshem pamyati. Processor 80386 vyvodit tip cikla shiny, kak opisany vyshe, a vneshnee oborudovanie signaliziruet, chto ono otvetilo na cikl shiny putem ustanovki signala READY. Esli, kak eto chasto byvaet, drugoj zapros shiny ozhidaet vnutri processora 80386, kogda signal READY uzhe ustanovlen, processor vyvodit sleduyushchij tip cikla shin. Esli konvejerizaciya otklyuchena, minimal'noe vremya mezhdu adresami i dannymi sostavlyaet dva takta. Vneshnee oborudovanie, kotoroe ne mozhet otvetit' za dva takta, mozhet udlinit' cikl shiny putem uderzhaniya signala READY v neaktivnom sostoyanii, t.e. putem vstavleniya taktov ozhidaniya v cikl. Esli 32-bitnye cikly shiny ispolnyayutsya drug za drugom, to maksimal'naya propusknaya sposobnost' shiny 80386 sostavit 32 megabajta v sekundu pri chastote sinhrosignala 16 MGc ili 25 megabajt v sekundu pri chastote 12,5 MGc. Blagodarya vnutrennej konvejerizacii processor 80386 ochen' chasto znaet adres i tip sleduyushchego cikla shiny, prezhde chem vneshnee oborudovanie otvetit na tekushchij cikl. Vneshnee oborudovanie mozhet ispol'zovat' svojstvo vnutrennej konvejerizacii adresa 80386 dlya polucheniya bolee rannego dostupa k sleduyushchemu tipu cikla shiny. Konvejerizaciya adresa mozhet dat' vneshnemu oborudovaniyu vremya, ravnoe trem taktam mezhdu adresom i dannymi, v to vremya kak dlya processora propusknaya sposobnost' shiny ostanetsya ravnoj dvum taktam. Konvejerizaciya adresa nailuchshim obrazom ispol'zuetsya v sistemah s peremezhayushchejsya adresaciej, kotoraya mozhet otvechat' na dostup v razlichnyh blokah pamyati parallel'no. Ustanavlivaya signal NA, vneshnee oborudovanie mozhet zaprashivat' 80386 vydat' tip sleduyushchego cikla shiny, kak tol'ko on stanet izvesten vnutri processora, a ne ozhidat' signala READY (sm.Ris.5-6). 5.2.5 Dinamicheskoe upravlenie razryadnost' shiny V dopolnenie k upravleniyu tipami ciklov shiny podsistema pamyati (i vvoda/vyvoda) takzhe mozhet dinamicheski upravlyat' razryadnost'yu shiny dannyh. Dinamicheskoe upravlenie razryadnost'yu shiny pozvolyaet: 1. Proizvol'no kombinirovat' 16- i 32-bitnye podsistemy pamyati, programmnoe obespechenie takzhe mozhet osushchestvlyat' 32-bitnye peredachi nezavisimo ot togo, imeet ono dostup k 16-ili k 32- razryadnoj pamyati; 2. Dostatochno prosto podsoedinyatsya k 16-bitnym shinam, takim kak shina MULTIBUS I; 3. Realizovyvat' sovmestimost' s 16-bitnymi periferijnymi ustrojstvami (i ih drajverami), registry kotoryh obychno raspolagayutsya na 16-razryadnyh, a ne na 32-razryadnyh granicah. Ustanavlivaya signal "razryadnost' shiny 16" (BS16), vneshnee oborudovanie mozhet proinstruktirovat' processor, chtoby on vypolnil tekushchuyu peredachu tol'ko na 16 mladshih bitah shiny dannyh. Esli signal BS16 ustanovlen, a obrashchenie 32-razryadnoe, processor 80386 prinimaet signal BS16 pozzhe v cikle shiny, pozvolyaya vne[nemu oborudovaniyu ustanovit' ego tol'ko dlya sootvetstvuyushchih tipov pamyati i vvoda/vyvoda. 5.2.6 Status processora i upravlenie Drugoe vedushchee ustrojstvo shiny (processor ili intelligentnoe periferijnoe ustrojstvo, takoe kak pdp-kontroller), mozhet zaprosit' ispol'zovaniya lokal'noj shiny 80386 putem vystavleniya signala HOLD. Processor podtverzhdaet peredachu shiny ustanovkoj signala HLDA (podtverzhdenie zahvata) v konce tekushchego cikla shiny (esli on imel mesto), zatem on podavlyaet svoj sleduyushchij cikl shiny do teh por, poka signal HOLD ne budet snyat. Kogda processor 80386 osvobozhdaet shinu dlya drugogo ustrojstva, on podderzhivaet signal HLDA v aktivnom sostoyanii, a ostal'nye svoi vyvody - v vysokoimpedansnom sostoyanii, elektricheski izoliruyas' ot sistemy. Preryvaniya 80386 klassificiruyutsya kak maskiruemye i ne maskiruemye, maskiruemye preryvaniya postupayut na vhod processora INTR (zapros preryvaniya), a preryvanie vtorogo tipa na vhod NMI (zapros nemaskiruemogo preryvaniya). Programmy operacionnoj sistemy mogut ignorirovat' vhod INTR putem ochistki flaga razresheniya preryvaniya. Processor vsegda prinimaet signal na vhode NMI, mnogie sistemy ispol'zuyut etot vhod dlya togo, chtoby informirovat' processor ob avarii sistemy po pitaniyu ili global'noj sistemnoj oshibke. Zaprosy maskiruemyh preryvanij obychno podsoedinyayutsya ko vhodu INTR cherez odin ili neskol'ko programmiruemyh kontrollerov preryvanij 8259a (pkp). Kazhdyj 8259a mozhet obrabatyvat' do 8 istochnikov preryvanij, neskol'ko kontrollerov 8259a mogut byt' kaskadirovany, chtoby obespechit' priem signalov ot maksimum 64 razlichnyh istochnikov preryvanij. Operacionnaya sistema inicializiruet kazhdyj 8259a pri pomoshchi identificiruemogo nomera (vektora), obespechivaya tem samym dlya kazhdogo vhoda preryvanij svoyu programmu obrabotki. 8259A predostavlyaet etot nomer processoru 80386 v otvet na cikl shiny processora, svyazannoj s podtverzhdeniem preryvaniya. 80386 Ispol'zuet etot nomer dlya vyzova obrabotchika, prednaznachennogo dlya otveta na preryvanie. Ustanovka signala RESET stavit processor v nachal'noe sostoyanie (v real'nyj rezhim s zapreshchennymi preryvaniyami) i zastavlyaet ego vybrat' komandu iz fizicheskogo adresa FFFFFFF04. 5.2.7 Upravlenie soprocessorom Processor 80386 posylaet komandy i operandy v chislovoj soprocessor 80287 ili 80387 putem vypolneniya ciklov vvoda/vyvoda shiny k rezervnym adresam vyshe obychnogo 64-kbajtnogo prostranstva vvoda/vyvoda . CHislovoj soprocessor mozhet byt' vybran vysokim urovnem signala na linii A31 pri nizkom signale M/I0. 80386 Ispol'zuet razlichnye protokoly svyazi dlya kazhdogo soprocessora, posylaya 16-bitnye velichiny v 80287 i 32-bitnye velichiny v 80387. Processor 80386 znaet v moment sbrosa, prisutstvuet li 80387, programmnoe obespechenie inicializacii mozhet proverit' nalichie soprocessora 80287. Soprocessor ustanavlivaet signal BUSY esli on vypolnyaet komandu. 80386 Ne posylaet sleduyushchuyu komandu soprocessoru do teh por, poka signal BUSY - nizkij. Programmnoe obespechenie mozhet sinhronizirovat' processor 80386 s soprocessorom, vydavaya komandu WAIT, kotoraya priostanavlivaet 80386 do teh por, poka signal BUSY ostaetsya neaktivnym. Soprocessor ustanavlivaet signal ERROR, kogda on obnaruzhivaet osobuyu situaciyu, kotoraya dolzhna byt' obrabotana operacionnoj sistemoj, v otvet na eto 80386 vyzyvaet obrabotchik osobyh situacij chislovogo soprocessora, vydavaya osobuyu situaciyu 7. Vyvod PEREQ ispol'zuetsya dlya realizacii soprocessornogo protokola processora 80386 SVEDENIYA O FUNKCIONIROVANII 6.1Vvedenie Harakternoj chertoj 80386 yavlyaetsya nalichie prostogo funkcional'nogo interfejsa dlya vzaimosvyazi s vneshnimi modulyami. V 80386 imeyutsya dve razdel'nye shiny: shina adresa i shina dannyh. SHina dannyh - 32-razryadnaya i dvunapravlennaya. V bol'shinstve primenyaemyh modulej dlya vysokoskorostnoj lokal'noj shiny ispol'zuyutsya 32 razryada adresa, peredavaemogo po adresnoj shine, iz nih 2 mladshih razryada deshifriruyutsya v 4 signala stroba dannyh (kazhdyj iz etih signalov razreshaet ili zapreshchaet peredachu sootvetstvuyushchego bajta dannyh), a ostal'nye 30 razryadov predstavlyayut soboj dvoichnyj kod adresa. Dlya upravleniya obmenom po shine adresa i shine dannyh ispol'zuyutsya sootvetstvuyushchie upravlyayushchie signaly. Izmenyaemaya shirina (razryadnost') shiny dannyh pozvolyaet processoru vzaimodejstvovat' kak s 32-h, tak i s 16-razryadnymi vneshnimi shinami v sinhronnom rezhime (sm. 6.3.4). Esli peredacha informacii sostoit iz neskol'kih ciklov obmena, kazhdyj iz kotoryh trebuet 16-razryadnoj shiriny shiny dannyh, to vse ravno 80386 v kazhdom cikle avtomaticheski vypolnit neobhodimuyu proceduru ustanovleniya razryadnosti shiny. N-razryadnye periferijnye ustrojstva mogut byt' podklyucheny k 32- h ili 16-razryadnym shinam, pri etom ih proizvoditel'nost' ne snizhaetsya. V 80386 primenyaetsya novyj rezhim konvejernoj adresacii, kotoryj obespechivaet v sluchae 32-h i 16-razryadnoj shin naibolee racional'noe ispol'zovanie pamyati, osobenno eto proyavlyaetsya v ochen' napryazhennom rezhime raboty s resursami pamyati (kogda dostup k pamyati trebuetsya bol'shomu chislu abonentov). Rezhim konvejernoj adresacii po sravneniyu s drugimi sposobami adresacii znachitel'no sokrashchaet vremya nahozhdeniya interfejsa pamyati v sostoyanii ozhidaniya (sm. 6.4.2). Konvejernuyu adresaciyu celesoobrazno primenyat' v sistemah, imeyushchih v svoem sostave pamyat' s rassloeniem. V sistemah s rabochej chastotoj 16 MGc, vklyuchayushchih v sebya pamyat' s rassloeniem so vremenem obrashcheniya 100 Ns (dinamicheskie OZU), mozhno sovsem isklyuchit' sostoyanie ozhidaniya, primenyaya konvejernuyu adresaciyu. Kogda vneshnie moduli potrebuyut rezhim konvejernoj adresacii, 80386 sformiruet adres i opredelit dlitel'nost' cikla shiny dlya predstoyashchego cikla shiny (esli pozvolyayut vnutrennie resursy), dazhe esli v nastoyashchij moment processor ozhidaet podtverzhdenie v tekushchem cikle. Odnako, ne konvejerizirovannyj sposob adresacii ideal'no podhodit dlya ustrojstv, v sostav kotoryh vhodit kesh-pamyat', tak kak vysokoe bystrodejstvie kesh-pamyati pozvolyaet rabotat' v ne konvejerizirovannom rezhime. Dlya obespecheniya maksimal'noj gibkosti sistemy na osnove sovmeshcheniya ciklov konvejernyj sposob adresacii primenyaetsya v sinhronnyh sistemah. Cikl shiny processora yavlyaetsya osnovnym sredstvom peredachi informacii iz sistemy v processor ili iz processora v sistemu. Minimal'naya dlitel'nost' cikla peredachi dannyh po shine v 80386 sostavlyaet dva perioda taktovoj chastoty. Poskol'ku processor 80386 imeet 32-razryadnuyu shinu dannyh i rabochuyu chastotu 16 MGc, to sledovatel'no maksimal'naya propusknaya sposobnost' 80386 sostavlyaet 32 Mbajt/sek. Odnako, dlitel'nost' lyubogo cikla shiny mozhet byt' uvelichena, esli v etom cikle zaderzhivaetsya vydacha podtverzhdeniya obmena ot vneshnego modulya. V sootvetstvuyushchij moment vremeni podtverzhdenie vydaetsya putem formirovaniya signala na vhode READY (GOTOV) processora 80386. 80386 mozhet teryat' dostup k svoim lokal'nym shinam, peredavaya upravlenie imi drugim ustrojstvam, naprimer, kanalam pryamogo dostupa k pamyati. Pri etom, za isklyucheniem edinstvennogo vyhoda HLDA, formiruemogo 80386, obespechivaetsya pochti polnaya izolyaciya processora ot sistemy. Izolyaciya processora neobhodima pri peredache upravleniya testovomu oborudovaniyu ili v otkazoustojchivyh primeneniyah (v mnogoprocessornyh sistemah dlya izolyacii otkazavshego processora i zameny ego drugim). V dannom razdele predstavleny svedeniya ob interfejse processora. Vo-pervyh, opisano naznachenie i funkcii vyvodov processora (sm. 6.2 Opisanie signalov). Krome togo, opisany izmeneniya signalov v techenie ciklov shiny (sm. 6.3 Mehanizm obmena po shine, 6.4 Opisanie funkcionirovaniya shiny i 6.5 Drugie svedeniya po funkcionirovaniyu). 6.2Opisanie signalov 6.2.1 Vvedenie Podrazdel nachinaetsya s kratkogo opisaniya vhodnyh i vyhodnyh signalov 80386, ob容dinennyh v funkcional'nye gruppy. Otmetim, chto nalichie simvola # posle nazvaniya signala oznachaet, chto aktivnoe sostoyanie signala - sostoyanie nizkogo urovnya. I naoborot, kogda takogo simvola # net posle nazvaniya signala, to signal aktiven pri vysokom urovne. Primer oboznacheniya signala: M/IO# - Vysokij uroven' oznachaet obrashchenie k pamyati. - Nizkij uroven' oznachaet obrashchenie k ustrojstvam vvoda/vyvoda. V opisaniyah signalov vstrechayutsya inogda oboznacheniya vremennyh parametrov, takih kak "t25 Reset/Setup Time" (Vremya sbrosa pri vklyuchenii pitaniya) i "t26 Reset Hold Time" (Vremya uderzhaniya signala sbrosa). Znacheniya etih parametrov privedeny v tablice 7-4 i tablice 7-6. 6.2.2 Sinhrosignal (CLK2) CLK2 obespechivaet osnovnuyu sinhronizaciyu raboty 80386. |ta taktovaya chastota delitsya popolam dlya togo, chtoby sformirovat' vnutrennyuyu processornuyu taktovuyu chastotu, ispol'zuemuyu pri vypolnenii komand vnutri processora. Vnutrennij sinhrosignal sostoit iz dvuh faz: "fazy odin" i " fazy dva". Kazhdyj period chastoty. Na ris.6-2 pokazano sootnoshenie dvuh sinhrosignalov. Esli neobhodimo, faza vnutrennego sinhrosignala mozhet byt' sinhronizirovan ot takogo otricatel'nogo fronta signala RESET, kotoryj obespechit zadannye vremena ustanovki i uderzhaniya, t25 i t26 (setup and hold times). 6.2.3 SHina dannyh (D0-D31) Dvunapravlennye s tremya sostoyaniyami linii shiny dannyh obespechivayut peremeshchenie dannyh ot 80386 k drugim ustrojstvam. Nalichie vysokogo urovnya napryazheniya na vhodah/vyhodah shiny dannyh oboznachaet nalichie kodov logicheskoj edinicy "1" na etih vyvodah. SHina dannyh mozhet peredavat' dannye kak na 32-, tak i na 16- razryadnye shiny blagodarya tomu, chto est' vozmozhnost' izmeneniya razmera shiny dannyh; razmer shiny dannyh opredelyaetsya znacheniem vhodnogo signala BS16# (sm. paragraf 6.2.6 SHina upravleniya). Dlya pravil'nogo vypolneniya operacij schityvaniya signalov s shiny dannyh trebuetsya obespechenie neobhodimyh znachenij vremeni ustanovki t21 i vremeni uderzhaniya t22 schityvaemyh dannyh. Pri lyuboj operacii zapisi (vklyuchaya cikly ostanova i vyklyucheniya) 80386 vsegda peredaet vse 32 razryada dannyh, dazhe esli v tekushchem cikle razmer shiny obmena raven 16 razryadam. 6.2.4 SHina adresa (BE0#-BE3#, A2-A31) |ti vyhody s tremya sostoyaniyami obespechivayut fizicheskuyu adresaciyu pamyati ili adresaciyu ustrojstv vvoda/vyvoda. SHina adresa obespechivaet fizicheskoe prostranstvo adresov pamyati ob容mom 4 gigabajta (ot 00000000H do FFFFFFFFH) i prostranstvo adresov vvoda/vyvoda ob容mom 64 kilobajta (ot 00000000H do 0000FFFFH) dlya obrashcheniya k ustrojstvam vvoda/vyvoda. Dlya peredachi signalov vvoda/vyvoda, avtomaticheski formiruemyh dlya obespecheniya vzaimodejstviya 80386 s soprocessorom, ispol'zuetsya adresnoe prostranstvo vvoda/vyvoda ot 800000F8H do 800000FFH, tak kak dlya obrashcheniya k soprocessoru neobhodimo sovpadenie dvuh uslovij: nalichie vysokogo urovnya napryazheniya na linii adresa A31 i nalichie nizkogo urovnya na linii M/IO#. Znacheniya signalov strobov dannyh BE0#-BE3# opredelyayut sootvetstvenno te bajty 32-razryadnoj shiny dannyh, kotorye uchastvuyut v tekushchej peredache. |to osobenno udobno dlya vzaimodejstviya s vneshnej apparaturoj. BE0# OPREDELYAET UCHASTIE V OBMENE RAZRYADOV D0-D7, BE1# -"- D8-D15, BE2# -"- D16-D23, BE3# -"- D24-D31. Kolichestvo strobov dannyh BE0#-BE3#, nahodyashchihsya v aktivnom sostoyanii, opredelyaet razmer operanda obmena (1,2,3 ili 4 bajta) (sm. paragraf 6.3.6 Vyravnivanie dannyh). Kogda vypolnyaetsya cikl zapisi v pamyat' ili v ustrojstvo vvoda/vyvoda, i peredavaemyj operand zanimaet tol'ko starshie 16 razryadov shiny dannyh (D16-D31), kopiya etogo operanda odnovremenno peredaetsya po mladshim 16 razryadam shiny dannyh (D0-D15). |to dublirovanie vypolnyaetsya dlya obespecheniya optimal'nogo rezhima zapisi na 16-razryadnye shiny. Procedura dublirovaniya zapisyvaemyh dannyh zavisit ot znachenij strobov dannyh BE0#-BE3#. Tablica 6-1 ZAVISIMOSTX DUBLIROVANIYA ZAPISYVAEMYH DANNYH OT ZNACHENIJ BE0#-BE3# +-------------------------------------------------------------------+ |STROBY DANNYH 80386| ZAPISYVAEMYE DANNYE 80386 | ESTX LI | +----T----T----T----+-------T-------T------T-----+ AVTOMATICHESKOE | |BE3#|BE2#|BE1#|BE0#|D24-D31|D16-D23|D8-D15|D0-D7| DUBLIROVANIE? | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|VYS.|VYS.|NIZ.|NEOPR. |NEOPR. |NEOPR.| A | NET | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|VYS.|NIZ.|VYS.|NEOPR. |NEOPR. | V |NEOPR| NET | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|NIZ.|VYS.|VYS.|NEOPR. | S |NEOPR.| S | DA | +----+----+----+----+-------+-------+------+-----+------------------| |NIZ.|VYS.|VYS.|VYS.| D |NEOPR. | D |NEOPR| DA | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|VYS.|NIZ.|NIZ.|NEOPR. |NEOPR. | V | A | NET | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|NIZ.|NIZ.|VYS.|NEOPR. | S | V |NEOPR| NET | +----+----+----+----+-------+-------+------+-----+------------------| |NIZ.|NIZ.|VYS.|VYS.| D | S | D | S | DA | +----+----+----+----+-------+-------+------+-----+------------------| |VYS.|NIZ.|NIZ.|NIZ.|NEOPR. | S | V | A | NET | +----+----+----+----+-------+-------+------+-----+------------------| |NIZ.|NIZ.|NIZ.|VYS.| D | S | V |NEOPR| NET | +----+----+----+----+-------+-------+------+-----+------------------| |NIZ.|NIZ.|NIZ.|NIZ.| D | S | V | A | NET | +-------------------------------------------------------------------+ Oboznacheniya: D = logicheskie zapisyvaemye dannye v bajte D24-D31 C= -"- D16-D23 B= -"- D8-D15 A= -"- D0-D7 6.2.5 Signaly opredeleniya tipa cikla shiny (W/R#, D/C#, M/IO#, LOCK#) |ti vyhody s tremya sostoyaniyami opredelyayut tip tekushchego cikla shiny. V zavisimosti ot znacheniya W/R# vse cikly podrazdelyayutsya na cikly zapisi i cikly chteniya. D/C# razdelyaet vse cikly na cikly obmena dannymi i cikly obmena upravlyayushchimi signalami. M/IO# otlichaet cikly obrashcheniya k pamyati ot ciklov obrashcheniya k ustrojstvam vvoda/vyvoda. Po signalu LOCK# razlichayutsya cikly s blokirovannoj shinoj. Osnovnymi signalami opredeleniya tipa cikla shiny yavlyayutsya W/R#, D/C# i M/IO#, tak kak eti signaly prinimayut dejstvitel'noe znachenie odnovremenno s ustanovleniem aktivnogo urovnya signala ADS# (vyhod stroba adresa). Dejstvitel'noe znachenie signala LOCK# ustanavlivaetsya togda, kogda nachinaetsya cikl shiny (prichem, cikl s konvejernoj adresaciej) i posle ustanovleniya aktivnogo urovnya signala ADS# (sm. paragraf 6.4.3.4 konvejernaya adresaciya). Tochnoe sootvetstvie tipov ciklov shiny znacheniyam signalov W/R#, D/C# i M/IO# privedeno v tabl.6-2. Otmetim odnu kombinaciyu signalov W/R#, D/C# i M/IO#, kotoraya nikogda ne mozhet byt' poluchena pri aktivnom urovne signala ADS# (odnako, eta kombinaciya, kotoraya oboznachena kak "zapreshchennaya" mozhet imet' mesto v nerabochih sostoyaniyah shiny, pri neaktivnom urovne signala ADS#). Poskol'ku dejstvitel'nye znacheniya signalov M/IO#, D/C# i W/R# opredelyayutsya vremenem dejstviya signala ADS#, to v drugoe vremya dlya optimal'nogo ispol'zovaniya deshifriruyushchej shemy mozhno ispol'zovat' i zapreshchennuyu kombinaciyu. Tablica 6-2 OPREDELENIE TIPA CIKLA SHINY +-------------------------------------------------------------------+ | M/IO# | D/C# | W/R# | TIP CIKLA SHINY | BLOKIROVANA | | | | | | LI SHINA? | +-------+-------+-------+-----------------------------+-------------| |NIZKIJ |NIZKIJ |NIZKIJ | PODTVERZHDENIE PRERYVANIYA | DA | +-------+-------+-------+-----------------------------+-------------| |NIZKIJ |NIZKIJ |VYSOKIJ| ZAPRESHCHENNAYA | DA | +-------+-------+-------+-----------------------------+-------------| |NIZKIJ |VYSOKIJ|NIZKIJ | CHTENIE DANNYH IZ USTROJSTVA | NET | | | | | VVODA/VYVODA | | +-------+-------+-------+-----------------------------+-------------| |NIZKIJ |VYSOKIJ|VYSOKIJ| ZAPISX DANNYH V USTROJSTVO | NET | | | | | VVODA/VYVODA | | +-------+-------+-------+-----------------------------+-------------| |VYSOKIJ|NIZKIJ |NIZKIJ | CHTENIE KOMANDY IZ PAMYATI | NET | +-------+-------+-------+-----------------------------+-------------| |VYSOKIJ|NIZKIJ |VYSOKIJ| OSTANOV: VYKLYUCHENIE: | NET | | | | | ADRES=2 ADRES=0 | | | | | | NNNNNNNN NNNNNNNNNNN | | | | | | (BE0#VYS. (BE0#NIZK | | | | | | BE1#VYS. BE1#VYS. | | | | | | BE2#NIZK. BE2#VYS. | | | | | | BE3#VYS. BE3#VYS. | | | | | | A2-A31NIZK.) A2-A31NIZK.)| | +-------+-------+-------+-----------------------------+-------------| |VYSOKIJ|VYSOKIJ|NIZKIJ | CHTENIE DANNYH IZ PAMYATI | NEKOTORYE | | | | | | CIKLY | +-------+-------+-------+-----------------------------+-------------| |VYSOKIJ|VYSOKIJ|VYSOKIJ| ZAPISX DANNYH V PAMYATX | NEKOTORYE | | | | | | CIKLY | +-------------------------------------------------------------------+ 6.2.6 Signaly upravleniya shinoj 6.2.6.1Vvedenie Nizhe perechislennye signaly pozvolyayut processoru opredelyat' nachalo cikla shiny, a takzhe dayut vozmozhnost' drugim ustrojstvam sistemy upravlyat' konvejernoj adresaciej, razmerom shiny dannyh i opredelyat' konec cikla shiny. 6.2.6.2Strob adresa (ADS#) |tot vhodnoj signal s tremya sostoyaniyami na vhode ukazyvaet na to chto na vyvodah 80386 ustanovleny dejstvitel'nye znacheniya signalov, opredelyayushchih tip cikla shiny, i signalov adresa (W/R#, D/C#, M/IO#, BE0# - BE3# i A2-A31). Signal ADS ustanavlivaetsya v techenie taktov T1 i T2 sostoyanij shiny (dopolnitel'nuyu informaciyu o a.ab.o-(oe shiny sm. 6.4.3.2 Ne konvejerizirovannaya adresaciya i 6.4.3.4 Konvejernaya adresaciya). 6.2.6.3Signal podtverzhdeniya (READY#) |tot vhod ukazyvaet na to, chto tekushchij cikl shiny zavershen, i te bajty, uchastie kotoryh v cikle obmena opredeleno znacheniyami BE0#-BE3# i BE16#, prinyaty ili peredany. Kogda v techenie cikla chteniya ili cikla podtverzhdeniya preryvaniya formiruetsya aktivnyj uroven' signala READY#, 80386 "zashchelkivaet" vhodnye dannye i zavershaet cikl. Kogda signal READY# formiruetsya v cikle zapisi, processor zavershaet cikl shiny. Signal READY# ignoriruetsya v pervom takte vseh ciklov shiny, zatem v kazhdom takte sostoyanie READY# oprashivaetsya do teh por, poka ne ustanovitsya aktivnyj uroven' signala READY#. READY# dolzhen byt' sformirovan dlya podtverzhdeniya v kazhdom cikle shiny, vklyuchaya cikly otobrazheniya ostanova i otobrazheniya vyklyucheniya. Dlya pravil'noj raboty vremya ustanovki t19 i vremya uderzhaniya t20 sformirovannogo signala READY# dolzhny imet' opredelennye neobhodimye znacheniya (Sm. vse paragrafy razdela 6.4 Opisanie funkcionirovaniya shiny). 6.2.6.4Zapros sleduyushchego adresa (NA#) |tot signal ispol'zuetsya dlya zaprashivaniya adresa v rezhime konvejernoj adresacii. |tot vhod soobshchaet processoru o tom, chto sistema gotova prinyat' iz 80386 novye znacheniya signalov BE0#-BE3#, A2-A31, W/R#, D/C# i M/IO#, dazhe esli zavershenie tekushchego cikla ne podtverzhdeno signalom READY#. Esli 80386 obnaruzhit na vhode NA# aktivnyj uroven', on vydaet na shinu sleduyushchij adres, obespechiv vnutrennyuyu podgotovku k sleduyushchemu zaprosu shiny (sm. paragraf 6.4.2 Konvejernaya adresaciya i 6.4.3 Cikly chteniya i zapisi). 6.2.6.5Ukazatel' 16-razryadnoj shiny (BS16#) Blagodarya signalu BS16# osushchestvlyaetsya neposredstvennaya svyaz' 80386 s 32-razryadnoj i 16-razryadnoj shinami dannyh. Ustanovka aktivnogo urovnya etogo vhoda privedet k tomu, chto v tekushchem cikle shiny obmen budet proizvodit'sya tol'ko po mladshej polovine shiny dannyh (D0-D15) v sootvetstvii so znacheniyami signalov BE0# i BE1#. Dopolnitel'noe vliyanie signala BS16# (ustanovlennogo v aktivnoe sostoyanie) ne proyavitsya, esli v tekushchem cikle sformirovany aktivnye urovni tol'ko signalov BE0# ili BE3#, dejstvie signala BS16# (aktivnogo urovnya) zastavit processor 80386 vypolnit' neobhodimye pereklyucheniya dlya pravil'noj peredachi starshego(ih) bajta(ov) po liniyam D0-D16. Esli operand zanimaet obe poloviny shiny dannyh i BS16# v aktivnom sostoyanii, to 80386 avtomaticheski vypolnit vtoroj 16- razryadnyj cikl shiny. Dlya pravil'noj raboty vremya ustanovki t17 i vremya uderzhaniya t18 signala BS16# dolzhny imet' opredelennye neobhodimye znacheniya. Cikly vvoda/vyvoda, avtomaticheski vypolnyaemye 80386 dlya vzaimosvyazi s soprocessorom, ne trebuyut ustanovki signala BS16#. Soprocessory tipa 80287 i 80387 analiziruyut vhodnoj signal ERROR# srazu posle otricatel'nogo fronta signala RESET. 80386 obmenivaetsya tol'ko 16-razryadnymi posylkami s 80287, a v sluchae vzaimodejstviya 80386 s soprocessorom 80387 obmen proizvoditsya tol'ko 32-razryadnymi posylkami. Takim obrazom, znachenie BS16# vliyaet na cikly s uchastiem 80287, a v techenie ciklov s uchastiem 80387 signal BS16# dolzhen podderzhivat'sya na neaktivnom urovne. 6.2.7 Signaly arbitrazha shiny 6.2.7.1Vvedenie V etom razdele opisyvaetsya mehanizm, blagodarya kotoromu processor peredaet upravlenie svoimi lokal'nymi shinami drugim aktivnym abonentam, zaprashivayushchim upravlenie shinoj (sm. 6.6.1). 6.2.7.2Zaprosy na zahvat shiny (HOLD) |tot vyhod ukazyvaet na to, chto kakim-to ustrojstvam krome 80386 trebuetsya upravlenie shinoj. Signal HOLD dolzhen podderzhivat'sya v aktivnom sostoyanii v techenie vsego vremeni, poka lyuboe drugoe ustrojstvo yavlyaetsya vladel'cem lokal'noj shiny. Signal HOLD ignoriruetsya vo vremya dejstviya RESET. Esli signal RESET poyavitsya vo vremya dejstviya signala HOLD, to bolee prioritetnyj signal RESET ustanovit shinu v nerabochee sostoyanie bystree, chem ustanovitsya sostoyanie podtverzhdeniya zahvata shiny (sostoyanie vysokogo soprotivleniya). Processor srabatyvaet po frontu signala HOLD i, poka HOLD podderzhivaetsya v aktivnom sostoyanii, postoyanno analiziruet uroven' etogo signala. Vhod HOLD - sinhronizirovannyj. Dlya pravil'noj raboty vremya ustanovki t23 i uderzhaniya t24 dolzhny vsegda imet' opredelennoe neobhodimoe znachenie. 6.2.7.3Podtverzhdenie zahvata shiny (HLDA) Formirovanie aktivnogo urovnya na vyhode HLDA ukazyvaet na to, chto 80386 peredaet upravlenie svoej lokal'noj shinoj v otvet na ustanovlenie signala HOLD i perehodit v sos